Chiplet全球标准来了！它对中国半导体产业有何影响？

随着半导体工艺尺寸进一步缩小，集成电路制造面临的挑战日益增大，摩尔定律日趋放缓，所以Chiplet概念应运而生，Chiplet就是通过工艺的改进来解决“摩尔定律”失效的一种方法，Chiplet走向了和传统的片上系统（SOC）完全不同的道路，类似于搭建乐高积木，通过一组小芯片混搭成“类乐高”的组件。Chiplet技术是SoC集成发展到一定程度之后的一种新的芯片设计方式，它通过将SoC分成较小的裸片（Die），再将这些模块化的小芯片（裸片）互联起来，采用新型封装技术，将不同功能不同工艺制造的小芯片封装在一起，成为一个异构集成芯片。

    其实，Chiplet的概念早在10多年前就被提出了，Chiplet技术的概念源于号称印尼神童的Marvell 创始人周秀文博士提出Mochi架构 ，他在ISSCC2015的大会上提出了这个概念，希望Mochi成为许多应用的基础架构。几年后，这个概念开花结果，就是现在的Chiplet。

  使用Chiplet的好处很多，因为先进制程成本非常高昂，特别是模拟电路、I/O 等愈来愈难以随着制程技术缩小，而Chiplet 是将电路分割成独立的小芯片，并各自强化功能、制程技术及尺寸，最后整合在一起，以克服制程难以微缩的挑战。此外，基于Chiplet还可以使用现有的成熟芯片降低开发和验证成本。

  IBM、英特尔、AMD等都是Chiplet的拥趸，AMD 的EPYC 处理器通过Chiplet成功实现了集成64核的高性能服务器芯片，英特尔的Intel Stratix 10 GX 10M FPGA 也是采用了Chiplet技术。

  2019年以后，Chiplet技术快速发展，更多公司开始看好这个技术，台积电、日月光、格芯等晶圆厂封测厂也开始支持Chiplet技术，本土也也有很多IC公司如芯原股份等都开始提供Chiplet设计服务，但是Chiplet还需要解决一个最大的挑战，那就是标准问题，有了一个公开的开放标准，才可以让更多公司用起来。

  昨天，关于Chiplet最大的挑战---Chiplet国际标准来了！3月2日，半导体十巨头ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微软、高通、三星、台积电十大行业巨头联合宣布，成立行业联盟，共同打造Chiplet互连标准、推进开放生态，并制定了标准规范“UCIe”。UCIe标准的全称为“Universal Chiplet Interconnect Express”，在芯片封装层面确立互联互通的统一标准。

  UCIe是一个开放的工业标准互连，提供高带宽、低延迟、高功率和高成本效益的芯片封装连接。芯片之间的连接。它解决了整个计算连续体中对计算、内存、存储和连接的预期增长需求。它可以满足整个计算连续体中不断增长的计算、内存、存储和连接需求，涵盖云、边缘、企业、5G、汽车。高性能计算和手持设备领域。

  UCIe提供了对来自不同来源的芯片进行封装的能力，包括不同的晶圆厂，以及不同的技术。不同的来源，包括不同的工厂、不同的设计和不同的封装技术。UCIe是行业领导者共同开发一个共同标准的结果。UCIe推动者涵盖了云计算、半导体制造、OSAT、IP供应商和芯片设计者的广泛交集。

  UCIe1.0标准定义了芯片间I/O物理层、芯片间协议、软件堆栈等，并利用了PCIe、CXL两种成熟的高速互连标准。该标准最初由Intel提议并制定，后开放给业界，共同制定而成。UCIe标准面向全行业开放，相关白皮书已提供下载，规范也可以联系UCIe联盟获得。

  UCIe是一个分层协议，如上图所示。物理层负责的是电信号、时钟、链路训练、边带等。芯片到芯片的适配器提供了链接状态管理和参数协商。它可以通过循环冗余保证数据的可靠传输。它可以通过循环冗余检查（CRC）和链路级重试机制保证数据的可靠传输。当支持多种协议时它定义了底层仲裁机制。一个256字节的FLIT（流控制单元）定义了底层传输机制，当适配器负责可靠传输时。UCIe对PCIe和CXL协议进行了原生映射，因为这些协议被广泛部署在板级，跨越计算的所有部分。这样做是为了通过利用现有的生态系统来确保无缝的互操作性。

  UCIe支持两种广泛的使用模式。第一种是封装级集成，以提供高功率和高性价比的性能，如图5a所示。连接在板级上的组件如内存、加速器、网络设备、调制解调器等，可以在封装层面上进行集成。适用于从手持设备到高端服务器，并通过不同的封装方案将来自多个来源的芯片连接起来甚至在同一个封装上通过不同的封装选项连接。第二种用途是利用UCIe提供非包装连接，使用不同类型的介质（如光缆、电线、毫米波）。

  UCIe支持不同的数据速率、位宽、凸点间距和信道范围，以确保最广泛的互操作性。上表1中详细列出了最广泛的互操作性。它定义了一个边带接口，便于设计和验证。互联的结构单元是一个集群，包括N个单端、单向、全双工的数据通道（标准封装的N=16，高级封装的N=64）。可以说，UCIe的发布打通了Chiplet未来发展障碍，对于推动Chiplet有历史性的意义。